首页> 外文OA文献 >Back-Gated Buried Oxide MOSFET’s in a High-Voltage Bipolar Technology for Bonded Oxide/SOI Interface Characterization

【2h】

Back-Gated Buried Oxide MOSFET’s in a High-Voltage Bipolar Technology for Bonded Oxide/SOI Interface Characterization

机译：采用高压双极技术的背栅绝缘氧化物mOsFET，用于粘合氧化物/ sOI界面表征

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
R. Bashir; F. Wang; W. Greig; J. M. Mcgregor; W. Yindeepol; J. De Santis;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Back-gated buried oxide MOSFETs in a high-voltage bipolar technology for bonded oxide/SOI interface characterization [J] . Bashir R., Wang F. IEEE Electron Device Letters . 1998,第8期

机译：采用高压双极技术的背栅掩埋氧化物MOSFET，用于键合氧化物/ SOI接口表征
2. Analytical Modeling of Threshold Voltage and Interface Ideality Factor of Nanoscale Ultrathin Body and Buried Oxide SOI MOSFETs With Back Gate Control [J] . Fasarakis N., Karatsori T., Tassis D.H., IEEE Transactions on Electron Devices . 2014,第4期

机译：具有背栅控制的纳米超薄体和埋入氧化物SOI MOSFET的阈值电压和界面理想因子的解析模型
3. A new method to extract the effective trap density at the buried oxide/underlying substrate interface in enhancement-mode SOI MOSFETs at low temperatures [J] . M. A. Pavanello, J. A. Martino Journal de Physique, IV: Proceedings of International Conference . 1998,第3期

机译：一种在低温下提取增强型SOI MOSFET中掩埋氧化物/下层衬底界面有效陷阱密度的新方法
4. Extraction of the oxide charges at the buried oxide/silicon substrate interface in accumulation-mode soi pmosfet's at low temperatures [C] . Marcelo Antonio Pavanello, Joao Antonio Martino International symposium on silicon-on-insulator technology and devices;Meeting of the Electrochemical Society . 1999

机译：在低温下在累积模式somosfet's中掩埋的氧化物/硅衬底界面处的氧化物电荷的提取
5. Fabrication and characterization of buried channel III-V MOSFETs and the barrier layer/high-k interface [D] . Galatage, Rohit V. 2013

机译：掩埋沟道III-V MOSFET和势垒层/高k介面的制造和表征
6. A 180-Vpp Integrated Linear Amplifier for Ultrasonic Imaging Applications in a High-Voltage CMOS SOI Technology [O] . Kexu Sun, Zheng Gao, Ping Gui, -1

机译：180Vpp集成线性放大器用于高压CMOS SOI技术中的超声成像应用
7. Effect of oxide interface roughness on the threshold voltage fluctuations in decanano MOSFETs with ultrathin gate oxides [O] . Asenov A., Kalna K. 2000

机译：氧化物界面粗糙度对超薄栅氧化癸纳米mOsFET阈值电压波动的影响
8. III-V Compound Semiconductor Native Oxide Mosfets With Focus on Interface Studies. [R] . Hall, D. C., Snider, G. L., Bunker, B. A. 2001

机译：III-V化合物半导体天然氧化物mosfets专注于界面研究。

Back-Gated Buried Oxide MOSFET’s in a High-Voltage Bipolar Technology for Bonded Oxide/SOI Interface Characterization

著录项

引文网络

相似文献

相关主题

期刊订阅